

Nome: _____ Turma: _____

Atenção: Este teste tem 6 questões em 6 páginas, num total de 200 pontos.
Responda diretamente no enunciado. Fundamente todas as respostas.

1. Um dado programa executa instruções de 4 classes usando um processador de 2 GHz. A tabela seguinte apresenta CPI e taxa de ocorrência de cada classe.

Classe	A	B	C	D
CPI	1	2	4	5
Taxa de ocorrência	40 %	20 %	30 %	10 %

- [10] (a) Determine o CPI médio.

$$\text{CPI}_m = 1 \times 0,4 + 2 \times 0,2 + 4 \times 0,3 + 5 \times 0,1 = 0,4 + 0,4 + 1,2 + 0,5 = 2,5$$

- [10] (b) O programa demora 10 s a executar. Determine o número de instruções executadas.

$$N = \frac{T \times F}{\text{CPI}_m} = \frac{10 \times 2 \times 10^9}{2,5} = 8 \times 10^9$$

- [20] (c) O processamento das instruções de classe C é melhorado, de forma a que estas instruções ficam 2 vezes mais rápidas. Determine o novo tempo de execução total.
(Nota: se não resolveu a alínea anterior, assuma que o número de instruções é $N = 6 \times 10^9$.)

Tempo despendido em instruções da classe C:

$$t_C = \frac{0,3 \times 8 \times 10^9 \times 4}{2 \times 10^9} = \frac{2,4 \times 10^9 \times 4}{2 \times 10^9} = \frac{4,8 \times 10^9}{10^9} = 4,8 \text{ s}$$

Portanto, o tempo t'_C despendido em instruções da classe C com o melhoramento é $t'_C = 4,8/2 = 2,4 \text{ s}$. O novo tempo total é $T' = (10 - 4,8) + 2,4 = 7,6 \text{ s}$.

2. Um sistema de controlo industrial processa dados de um sensor de temperatura. Esse sensor funciona numa gama de temperaturas de -40°C até 150°C .

- [10] (a) Pretende-se representar os valores medidos em complemento para 2. Indique o número N de bits mínimo que deve ser utilizado para representar os valores medidos em graus Celsius.

Gama de -40 a +150. Como a gama de N bits em complemento para 2 é $[-2^{N-1}; 2^{N-1} - 1]$, é necessário ter no mínimo $N = 9$.

O valor é imposto pelo limite superior do intervalo: temos $2^7 = 128$ e $2^8 = 256$, logo $N = 9$.

- [10] (b) Represente os valores decimais $M = -10$ e $N = 37$ em complemento para 2 com o número de bits determinado na alínea anterior. (Nota: Se não resolveu a alínea anterior, assuma $N = 12$.)

$$M = 111110110 \quad N = 000100101$$

- [10] (c) Calcule $M - N$ em complemento para 2 e comente o resultado.

Tem-se $-N = 111011011$.


$$M + (-N) = 111110110 + 111011011 = 111010001$$

Não ocorre *overflow*.

- [15] 3. Considere o número A cuja representação em vírgula flutuante (IEEE-754, 32 bits) é $A = 40\text{D}00000_{16}$. Apresente a representação de $4 \times A$ no mesmo formato.

Basta somar dois ao expoente, o que produz $4 \times A = 41\text{D}00000_{16}$.

4. Considere o circuito lógico da figura e a tabela de verdade que define o bloco sombreado.



X	Y	G
0	0	0
0	1	1
1	0	0
1	1	0


[10] (a) Apresente uma expressão da função $G(X, Y)$.

$$G(X, Y) = \overline{X} \cdot Y$$

[15] (b) Encontre uma expressão simplificada para a função $F(A, B, C)$ realizada pelo circuito.

$$\begin{aligned}
 F(A, B, C) &= G(\overline{A + B}, B \cdot C) + \overline{A} \\
 &= (A + \overline{B}) \cdot B \cdot C + \overline{A} \\
 &= A \cdot B \cdot C + \overline{A} \\
 &= B \cdot C + \overline{A}
 \end{aligned}$$


[10] (c) Mostre que o circuito seguinte realiza a mesma função do circuito anterior.



A função deste novo circuito é $F(A, B, C) = \overline{\overline{B \cdot C}} \cdot A = B \cdot C + \overline{A}$, verificando-se que é a mesma do circuito original.

Alternativamente, poder-se-iam representar numa tabela de verdade as funções dos circuitos e concluir que eram iguais.

5. Considere o seguinte circuito sequencial, constituído por quatro *flip-flops*, um decodificador de 2 para 4 e um multiplexador. Os *flip-flops* são sensíveis à transição ascendente ($0 \rightarrow 1$) do sinal de relógio (CLK) e o seu estado inicial é 0. Os circuitos são habilitados quando $en = 1$.



- [20] (a) Na tabela seguinte apresentam-se, em cada linha, valores das entradas e/ou saídas do circuito. Complete-a com os valores em falta para a sucessão de ocorrências indicada.

DIN	AW1	AW0	WR	AR1	AR0	CLK	Q3	Q2	Q1	Q0	DOUT
1	0	1	1	0	0	0	0	0	0	0	0
1	1	0	1	0	1	$0 \rightarrow 1$	0	1	0	0	0
0	1	0	0	0	1	$0 \rightarrow 1$	0	1	0	0	0
1	1	1	1	1	0	1	0	1	0	0	1
1	0	1	1	0	1	$0 \rightarrow 1$	0	1	1	0	1
1	0	0	1	0	0	$1 \rightarrow 0$	0	1	1	0	0
0	1	0	1	1	0	$0 \rightarrow 1$	0	0	1	0	0
1	1	1	1	1	0	$0 \rightarrow 1$	1	0	1	0	0

- [10] (b) Acrescente ao circuito uma saída Z , tal que $Z = 1$ se todos os *flip-flops* têm o valor 0 e $Z = 0$ no caso contrário.

Z é obtida como saída de uma porta NOR com 4 entradas, provenientes da saída dos *flip-flops*.

- [10] (c) Defina na tabela de verdade uma saída adicional do circuito, F , que toma o valor 1 se o número de bits 1 é maior ou igual ao número de bits 0 armazenados nos *flip-flops*; caso contrário $F = 0$.

Q3	Q2	Q1	Q0	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1


6. Pretende-se implementar um caminho de dados que realize a expressão $f(a, b, c) = (a + b)^2 / (b - c)$, em que todos os operandos são números inteiros com 8 bits.

Assuma que dispõe da seguinte biblioteca de componentes:


	Componente	Operação	Atraso	Observações
(ADD)	somador	$R = A + B$	4 ns	A, B, R: 8 ou 16 bits
(SUB)	subtrator	$R = A - B$	4 ns	A, B, R: 8 ou 16 bits
(DIV)	divisor	$R = A/B$	12 ns	A: 16 bits; B e R: 8 bits
(Q)	quadrado	$R = A^2$	6 ns	A e R: 16 bits

Considere que os registos são ideais.

- [10] (a) Apresente o diagrama do caminho de dados sem encadeamento de operações e determine o valor mínimo do período do sinal de relógio.



- [10] (b) Apresente o diagrama de uma implementação com encadeamento de operações usando 2 andares, e que permita obter o menor período possível. Qual é o novo valor mínimo do período do sinal de relógio?



- [10] (c) Para a versão apresentada na alínea anterior (2 andares), preencha a tabela seguinte com o conteúdo do registo intermédio e do registo de saída em cada ciclo de relógio. A tabela já contém os valores do registo de entrada no início de cada ciclo.

ciclo	Registos		
	Entrada	Intermédio	Saída
1	A=3, B=2, C=1	?	?
2	A=1, B=5, C=1	25;1	?
3	A=3, B=5, C=3	36;4	25
4	A=X, B=X, C=X	64;2	9
5	A=X, B=X, C=X	X;X	32

- [10] (d) Considere que a sequência de valores de entrada tende para infinito. Determine o fator de melhoramento (*speedup*) da versão com encadeamento de operações em relação à versão inicial.

Para N trios de valores de entrada:

$$S = \frac{(N + 1) \times 22 \text{ ns}}{(N + 2) \times 12 \text{ ns}}$$

Quando $N \rightarrow \infty$, temos

$$S_{\infty} = \frac{22 \text{ ns}}{12 \text{ ns}} = \frac{11}{6}$$

FIM